1 引言

微电子器件封装中往往都要使用多种不同热膨胀系数的材料，由于材料间的热失配及制造和使用过程中的温度变化，使得各层材料及界面都将承受不同的热应力。层间界面热应力和端部处的热应力集中常常造成封装结构的脱层破坏，从而导致封装结构的失效。封装的热应力分析是对封装工艺和结构进行可靠性评价的基本要求，因而预测在封装和使用过程中产生的热应力有着重要的意义。

文章研究了在多芯片组件封装中金刚石基板与硅芯片之间的热匹配问题，分析了金刚石与硅芯片之间的界面热应力分布。

2 三维有限元模型

文章建立了三维有限元模型，计算了基板-粘结层-芯片结构在实际的产热机制和散热机制下，由热载荷引起的应力场。封装体各器件的弹性模量、热膨胀系数、泊松比以及热传导系数等均是其同有特性，在不改变各层材料的基础上，可以通过改变各器件的几何尺寸使应力重新分配达到改变应力的目的，重点分析了结构在不同的基板/芯片面积比和厚度比时层间界面上的剥离应力、剪应力分布和自由边缘附近应力集中程度。图1为基板-粘结层-芯片结构的三维有限元模型。

计算中假设各种材料都是各向同性的、线弹性的，各种材料物理参数列于表1中：假定结构自由应力的参考温度是封装材料的固化温度(175℃)，即结构的初始温度为175℃，然后降低到由计算所得的实际工作时的温度，再计算结构在实际温度场的热应力分布。结构与空气的对流换热系数取hL=20(W·m-2·℃)，外界环境温度取为25℃，芯片中的体积热流密度qv=1.202×107W·m-3。

3 计算结果与分析

3.1 界面应力随基板/芯片面积比的变化

在研究基板/芯片面积比对界面应力的影响时，基板、芯片和粘结层的厚度保持不变，基板厚度取1.5mm，芯片厚度取0.65mm，粘结层厚度取0.05mm，芯片的而积不变取8mm×8mm，只改变基板面积，分别取基板/芯片面积比为1：1，2：1，4：1。

图2给出了沿芯片与粘结层界面和结构中间对称而交线上剥离应力σzz和剪应力τzx随基板/芯片面积比的变化。可以看出，在芯片中心处的剥离应力与剪应力值很小，在边缘处的剥离应力最大，而剪应力在边缘附近较大，并且，基板/芯片面积比越大，热应力的峰值越大。在相同的初始条件和边界条件下，当面积比不一样时，结构的有效散热面积不同，当基扳/芯片而积比较大时，热量容易散失，结构温度场较低，基板/芯片面积比为4时，结构平均温度较低；基板/芯片面积比为1时，内部热量不易散失，温度场较高，与自由应力状态的参考温度175℃相比，面积比较大时温差较大，表现出的热应力峰值也会相应地变大。

图3给出了沿基板与粘结层和结构中间对称面交线上剥离应力σzz和剪应力τzx随基板/芯片面积比的变化，界面上的应力分布规律与图2相似，只是应力峰值不一样。

3.2 界面应随基板/芯片厚度比的变化

在研究基板/芯片厚度比对界面应力的影响时，保持基板、粘结层和芯片的面积不变，芯片和粘结层厚度不变，芯片面积取8mm×8mm，厚度取0.65mm，基板面积取16mm×16mm。仅仅改变基板的厚度，基板/芯片厚度比分别取1：1，2：1，4：1，即基板厚度分别取0.65mm、1.3mm、2.6mm。

图4给出了沿芯片与粘结层界面和中间对称平面交线上的剥离应力σzz和剪应力τzx的分布规律。从图中可以看出，剥离应力和剪应力在中间部分都几乎保持不变，存靠近边缘附近出现比较严重的应力集中。并且随着厚度的增大，应力峰值增大。

图5给出了沿粘结层与基板和中间对称平面交线上的剥离应力σzz和剪应力τzx的分布规律。从图中可以看出，在中间部分的剥离应力和剪应力变化较小，在边缘附近出现较严重的应力集中，基板/芯片厚度比越大，应力峰值越大，在芯片与粘结层界面上应力值比在基板与粘结层界面上的应力值要小，这是因为金刚石基板与粘结层的弹性模量差别较大，而芯片与粘结层弹性模量差别较小，金刚石基板与粘结层间的相互约束较强，从而界面上的应力较大；同时金刚石基板与粘结层的热膨胀系数差别较大，芯片与粘结层间的热膨胀系数差别较小，也会引起基板与粘结层相互作用加强，界面上应力较大。

4 结论

金刚石作为一种理想的封装材料已得到越来越来广泛的应用，文章重点讨论了金刚石基板与粘结层界面上和硅芯片与粘结层界面上的层间热应力分布。结果表明：存边界条件和芯片产热功率一定时，不同的基板/芯片面积比和厚度比对结构的温度分布有很大的影响，是影响层间应力分布的主要因素，因此在封装时，不仅要考虑结构的温度场分布的均匀性，还要注意结构的几何因素对热应力分布的影响。

本文引用地址：http://www.newbonder.com/article/2006/1228/article_1361.html

责任编辑：