本文通过不同温度循环条件，进行底部填充对CSP装配可靠性研究。 1芯片规模封装(CSP) CSP即芯片级封装，是在BGA的基础上进一步缩小了封装尺寸。CSP可提供裸芯片(baredie)与倒装芯片(flip-chip)的性能与小型的优势，可设计成比芯片模(die)面积或周长大1．2~1．5倍的封装。并为回流焊装配工艺提供与线路印制板(PWB)焊盘冶金兼容的锡球和引脚，把芯片模(die)紧密的间距分配成在PWB制造范围之内的间距水平，并使芯片模功能测试容易。 由于CSP能更好地满足小型化应用的要求，其未来发展前景非常广阔，据预测，CSP封装在2006年将达到60亿。 2试验载体设计 ●封装 选择11种封装形式来作评估，I／O数从28到275(表1)： ●PWB材料 有树脂覆铜形式的FR-4和BT(bismaleimidetrazine)两种材料来评估。使用标准板和微型通孔板两种技术。在链式设计中，标准PWB技术不能用于大多数的封装。 ●表面最后涂层 至少有四种将考虑用作评估，有机焊锡保护剂(OSP)、热空气焊锡均衡法(HASL)、金／镍涂层和银。三种锡膏将要评估：免洗、水溶性和温柔激化的树脂(RMA)。三种印刷厚度要评估：高(0．0254mm×7)、标准(0．0254mm×6)、低(0．0254mm×4)。 ●试验载体特征 试验载体是4．5″× 4．5″，并且分成四个独立的区。每个区有四个菊花链，可以在不影响其它区的菊花链的情况下切割作失效分析。 ●底部填充 有底部填充要求的封装将在和没有填充的情况下评估，以便更好地理解底部填允对可靠性的影响。 ● 环境试验条件 采用三种不同的温度循环条件，见表2。 ●监测 对温度循环全过程进行连续监测。焊点开路的检测标准参照IPC-SM-785第6．0条款。 3CSP装配的可靠性 对底部填充／不填充、单面／双面组装板在不同环境试验条件下进行2000次循环后，大多数组装均出现焊点失效。本文将提供其中两种不同封装在三种不同环境试验条件下的详细数据表。(表3和表4)。 4结论 试验表明，底部填T~x~cSP装配可靠性的影响有三种情况：良性、中性、恶性。对晶圆片级CSP封装，底部填充可大大提高其封装可靠性。对柔性内插件封装（chip-on-flex）影响甚微。对载带自动键合TABCSP，底部填反而会降低其可靠性。有关失效机理及原因将待我们进一步研究。

本文引用地址：http://www.newbonder.com/article/2006/0208/article_873.html